

У чому різниця між шинами I²C та I³C?

Лі Голдберг (Lee Goldberg), Electronic Design
Переклад та редагування: Роман Горелков

З цієї статті ви дізнаєтесь про основи інтерфейсу I²C (Inter-Integrated Circuit) та відповідного протоколу. Що зробило цей простий, надійний інтерфейс між мікросхемами таким корисним для застосування у вбудованих системах. Як еволюція вбудованих систем призвела до розробки вдосконаленого інтерфейсу I³C (Improved Inter-Integrated Circuit) з покращеними продуктивністю та можливостями. Як стандарт I³C забезпечує функціональну й зворотну сумісність з пристроями, що використовують I²C інтерфейс.

Комунікаційні технології I²C та I³C є близькими родичами, обидві були задумані як інтерфейси для зв'язку між інтегральними схемами та іншими цифровими пристроями на короткі відстані («всередині плати»). Як ми побачимо, I³C є «покращеною» версією I²C, та має з нею чимало спільних технологій і характеристик, які стали результатом досить бурхливої історії розвитку I²C (рис. 1).

НЕЗАБОРОМ ПІСЛЯ ТОГО, ЯК КАМІННЯ ОХОЛОЛО...

Шина Inter-Integrated Circuit (частото згадувана як I2C, I²C або IIC) з'явилася наприкінці 1970-х — на початку 1980-х років під час стрімкого розвитку того, що згодом отримало назву «вбудовані системи» [1]. Завдяки зростанню складності та швидкості

мікроконтролерів (MCU) та пов'язаних з ними периферійних пристроїв, ці недорогі одноплатні обчислювальні елементи інтегрували в себе функції обробки даних, вимірювання та керування, які стали основними будівельними блоками для всього — від автомобільного та медичного обладнання до побутової електроніки.

Однією з проблем, з якою зіткнулися перші розробники, був пошук ефективного способу, який дозволив би центральному процесору плати конфігурувати, контролювати й взаємодіяти з аналоговими та цифровими периферійними пристроями плати. Швидко стало очевидним, що підключення цих периферійних пристроїв за допомогою паралельних шин, які зазвичай використовуються в традиційних обчислювальних системах, було занадто громіздким, дорогим і енергоємним для багатьох з цих застосувань. Інших варіантів, окрім по-




Рис. 1. Підвищена пропускна здатність і функціональність інтерфейсів MIPI I³C та MIPI I³C Basic здатні задовольнити високим вимогам зв'язку сучасних транспортних засобів, що підключені до мережі, а також автономних/напівавтономних транспортних засобів майбутнього

вільних і незграбних інтерфейсів UART/USART (універсальний асинхронний приймач-передавач/універсальний синхронний та асинхронний приймач-передавач), було небагато.

Для вирішення цієї проблеми компанія Philips Semiconductors у 1982 році представила інтерфейс I²C — синхронну, багатоконтролерну/багатоцільову, односторонню, послідовну (двоконтактну) шину зв'язку. За цей час з'явилися інші шинні технології, такі як, наприклад, послідовний периферійний інтерфейс SPI (Serial Peripheral Interface), але вони вимагали більшої кількості контактів і сигналів для підключення декількох пристроїв. Завдяки своїм надійним характеристикам, низькому енергоспоживанню та мінімальним вимогам до апаратного забезпечення (кремній та друкована плата), шина I²C стала надзвичайно популярною у світі вбудовуваних систем.


Стандарт I²C міг би мати ще більший початковий успіх, якби компанія Philips не вдалася до своєї надто часті практики перешкоджати будь-кому іншому впроваджувати свої технології. Це протистояння закінчилося в середині 1990-х років, коли кілька конкуруючих виробників мікросхем, таких як Intersil, Motorola, NEC, Nordic Semiconductor, Siemens, STMicroelectronics і Texas Instruments, знайшли технічні/юридичні обхідні шляхи, які дозволили їм пропонувати продукти з I²C-сумісними інтерфейсами [1].

Але наразі я забігаю наперед. Давайте подивимось на те, що змушує I²C працювати.

Огляд I²C

На фізичному рівні I²C базується на одному транзисторі з відкритим витоком/відкритим колектором, який може або опускати шину до напруги («землі», у більшості випадків), або «відпустити» шину і дозволити їй підтягуватися вгору за допомогою резистора «підтяжки» (pull-up resistor) (рис. 2). Підключення до цієї ж шини вхідного буферу дозволяє отримати двонаправлену передачу даних [2].

Оскільки жоден пристрій не може примусово встановлювати високий рівень на лінії, шина ніколи не зазнає короткого замикання (шина живлення на «землю»), якщо один пристрій намагається передати високий рівень, в той час як інший передає низький. Ця здатність толерантно сприймати конфлікти шини дозволяє I²C підтримувати декілька пристроїв-контролерів на одній шині.



DesignCon 2003 TecForum I²C Bus Overview

Рис. 2. Деталі апаратної архітектури I²C

Інтерфейс I²C складається з двох сигналів, один з яких працює як послідовний тактовий сигнал (*serial clock* або SCL), а інший — сигнал послідовних даних (*serial data* або SDA). Як зазначалося раніше, обидві лінії SDA і SCL повинні бути підключені до VCC через резистор підтяжки. Шина вважається неактивною, якщо на обох лініях SDA і SCL високий рівень після умови STOP (рис. 3).

Базовий дизайн I²C має адресацію у 7 біт, яка може бути розширена до 10 біт, що інколи використовується. Найпоширенішими режимами швидкості шини I²C є стандартний режим (100 кбіт/с) та швидкий режим (400 кбіт/с).

Пізніші версії I²C можуть підтримувати більшу кількість вузлів та вищу швидкість роботи, включаючи 400 кбіт/с (швидкий режим), 1 Мбіт/с (швидкий режим плюс), 3.4 Мбіт/с (високошвидкісний режим) і 5 Мбіт/с (ультрашвидкісний режим). Для застосувань, які вимагають ще більшої стійкості до завад і пошкоджень лінії, є також режим 10 кбіт/с (низькошвидкісний). Крім того, I²C може

підтримувати довільні тактові частоти у режимах низької швидкості [3].

Кожна система з використанням шини I²C містить (головний) контролер (раніше його називали «master») і один або декілька цільових пристроїв (раніше їх називали «slaves»). Цільові пристрої не можуть передавати дані, поки до них не звернувся контролер. Кожен пристрій на шині I²C має певну адресу. Це дозволяє індивідуально конфігурувати кожен пристрій і керувати ним за допомогою контролера, який може читати або записувати у будь-який внутрішній регістр пристрою.

Зв'язок між контролером і цільовими пристроями здійснюється за допомогою наступних кроків:

- *передавання (Controller-to-Target):*
 - контролер-передавач надсилає умову запуску (START) і звертається до пристрою-приймача;
 - контролер-передавач надсилає дані на пристрій-приймач;
 - контролер-передавач завершує передачу за допомогою умови STOP;





Рис. 3. Ця часова діаграма циклу передачі даних через I²C включає події START і STOP

Рис. 4. Приклад шини I²C

- *приймання (Target-to-Controller):*

- контролер-приймач видає умову START і звертається до пристрою-передавача;
- контролер-приймач надсилає запит до пристрою-передавача на зчитування регістру;
- контролер-приймач отримує дані від пристрою-передавача;
- контролер-приймач завершує передачу за допомогою умови STOP.

Пристрої I²C передають дані у 8-бітних пакетах (по одному біту на імпульс SCL), кожен з яких супроводжується бітом підтвердження (ACK)/непідтвердження (NACK) встановлення зв'язку, що надсилається пристроєм-приймачем для сигналізації про те, що обмін успішно завершено (чи ні).

Якщо два I²C-контролери намагаються використовувати шину одночасно, механізм виявлення колізії фіксує конфлікт і викликає арбітражну послідовність, яка визначає, який пристрій отримає право «говорити» першим¹.

Ця проста архітектура шини дозволяє мікроконтролеру або більш потужному мікропроцесору отримати доступ до великої кількості периферійних пристроїв, використовуючи дуже мало енергії та місця на платі (рис. 4) — фактори, які зробили її провідною технологією з'єднання для вбудованих систем.

ОБМЕЖЕННЯ I²C

Попри свої численні переваги, I²C почав застарівати, і йому все важче

задовольняти вимоги сучасних просунутих вбудованих застосувань. Наприклад, обмеження швидкості передачі даних I²C, спричинені відносно повільним часом наростання виходу з відкритим колектором, стають вузьким місцем для автомобільних застосувань наступного покоління, оскільки дані, що генеруються камерами, LiDAR'ами та іншими критично важливими для безпеки датчиками, перевищують навіть максимальні швидкості передачі даних I²C.

Крім того, він мав дуже мало розширених функцій, таких як внутрішні переривання, стандартизований набір загальних командних кодів, відновлення та динамічне призначення адрес, які можуть бути дуже корисними для керування інтелектуальними периферійними пристроями.

ЗНАЙОМСТВО З I³C

Для вирішення цих та інших проблем був розроблений стандарт

Improved Inter-Integrated Circuit (зазвичай згадуваний як I³C або I3C) як результат спільних зусиль компаній, пов'язаних з електронікою та комп'ютерами, під егідою Mobile Industry Processor Interface Alliance (MIPI Alliance), і випущений для широкого загалу наприкінці 2017 року.

На рівні PHY I³C використовує дво-режимний інтерфейс, що базується на високошвидкісних push-pull виходах, які забезпечують набагато вищу швидкість передачі даних, але для сумісності з I²C пристроями можуть бути налаштовані як більш повільні виходи з відкритим стоком.

У транзакціях з цільовими I²C-пристроями тактовий сигнал SCL зазвичай має коефіцієнт заповнення близький до 50%, але при спілкуванні з відомими цільовими I³C-пристроями контролер шини може переходити на вищу частоту та/або змінювати коефіцієнт заповнення (рис. 5). Для спрощення реалізації стандарт включає розширення прото-

Parameter	MIPI I ³ C (Improved Inter Integrated Circuits)	I ² C (Inter Integrated Circuits)
Overview		
Number of Lines	2-wire	2-wire (plus separate wires for each required interrupt signal)
Effective Data Bitrate	33.3 Mbps max at 12.5 MHz (Typically: 10.6 Mbps at 12 MHz SDR)	3 Mbps max at 3.4 MHz (Hs) 0.8 Mbps max at 1 MHz (Fm+) 0.35 Mbps max at 400 KHz (Fm)

Рис. 5. Ця часова діаграма циклу передачі даних через I²C включає події START і STOP

¹ Додаткову інформацію про ці та інші аспекти електричних і логічних характеристик шини I²C можна знайти у двох чудових посібниках від Texas Instruments [2] та NXP Semiconductor [3].

колу зв'язку, які дозволяють легко визначити, який режим використовувати.

Push-pull інтерфейс I³C підтримує режим стандартної швидкості передачі даних (*standard-data-rate, SDR*) з пропускною здатністю від 10 до 12.5 Мбіт/с, а також режим високої швидкості передачі даних (*high-data-rate, HDR*), який використовує сигнал подвійної передачі (*double-data-rate, DDR*), досягаючи миттєвої швидкості на рівні 25 Мбіт/с (ефективна швидкість 20 Мбіт/с). Стандарт I³C також включає можливість багатосмугової роботи, що дозволяє збільшити пропускну здатність каналу у 4 рази.

Не менш важливо, що I³C містить багато функцій і можливостей, необхідних для підтримки передових вбудованих систем. До них відносяться:

- підтримка внутрішньосмугових переривань (через послідовну шину), що усуває необхідність в окремих виводах;
- стандартизований набір загальних кодів команд для спеціальних операцій (які можна викликати, записавши їх за зарезервованою адресою 0x7E) і підтримка черги команд;
- динамічне призначення адрес (DAA) для I³C-об'єктів з підтримкою статичних адрес для традиційних I²C-пристроїв;
- виявлення та відновлення помилок (перевірка парності в режимі SDR і 5-бітний CRC для режимів HDR).

Оновлена версія стандарту, випущена у грудні 2019 року, додала кілька додаткових функцій, включаючи підтримку роботи з декількома контролерами та чітко визначений протокол для передачі даних між контролерами.

Чудовий огляд інтерфейсу I³C та його повного набору функцій можна знайти в «I³C Application Note: General Topics», опублікованому Альянсом MIPI [4].

«ЗДЕБЛЬШОГО ВІДКРИТИЙ» СТАНДАРТ

Стандарт I³C є відкритим стандартом, оскільки ним може користуватися будь-хто. Однак доступ до повної специфікації та права на його комерційне використання вимагає платного членства в Альянсі MIPI.

Хороша новина полягає в тому, що існує безоплатна версія стандарту, відома як MIPI I³C Basic, яка доступна для організацій, що не є членами альянсу, за ліцензією RAND-Z. Базова версія включає багато розширених

Comparison of Features				
Feature	I ³ C v1.0	I ³ C Basic v1.0	I ³ C v1.1.1	I ³ C Basic v1.0
12.5 MHz SDR (Controller, Target and Legacy I ² C Target Compatibility)	✓	✓	✓	✓
Target can operate on I ² C device on I ² C bus and on I ³ C bus using HDR modes	✓	✓	✓	✓
Target Reset	✓	✓	✓	✓
Specified 1.2V-3.3V Operation for 50pf C load	✓	✓	✓	✓
In-Band Interrupt (w/MDb)	✓	✓	✓	✓
Dynamic Address Assignment	✓	✓	✓	✓
Error Detection and Recovery	✓	✓	✓	✓
Secondary Controller	✓	✓	✓	✓
Hot-Join Mechanism	✓	✓	✓	✓
Common Command Codes (Required/Optional)	✓	✓ ✓	✓	✓ ✓
Specified 1.0V Operation for 100pf C load	✓	✓	✓	✓
Set Static Address as Dynamic Address CCC (SETAASA)	✓	✓	✓	✓
Synchronous Timing Control	✓	✓	✓	✓
Asynchronous Timing Control (Mode 0)	✓	✓	✓	✓
Asynchronous Timing Control (Mode 1-3)	✓	✓	✓	✓
HDR-DDR	✓	✓	✓	✓
HDR-TSL/TSP	✓	✓	✓	✓
HDR-BT (Multi-Lane Bulk Transport)	✓	✓	✓	✓
Grouped Addressing	✓	✓	✓	✓
Device-to-Device(s) Tunneling	✓	✓	✓	✓
Multi-Lane for Speed (Dual/Quad for SDR and HDR-DDR)	✓	✓	✓	✓
Monitoring Device Early Termination	✓	✓	✓	✓

Рис. 6. Порівняння можливостей стандартів I³C та I³C Basic

функцій, доступних в I³C 1.0 (рис. 6), але в ній відсутні деякі з потенційно складніших для реалізації функцій, такі як додаткові режими HDR, наприклад DDR [5].

Література:

1. «I²C», Wikipedia». <https://en.wikipedia.org/wiki/I%C2%B2C>
2. «Understanding the I²C bus», Jonathan Valdez, Jared Becker, Texas Instruments,

June 2015. <https://www.ti.com/lit/an/slva704/slva704.pdf>

3. «I²C-bus Specification and User Manual», NXP, October 2021. <https://www.nxp.com/docs/en/user-guide/UM10204.pdf>

4. «I³C Application Note: General Topics», MIPI Alliance Inc., 2022. <https://www.mipi.org/download-mipi-i3c-application-note-general-topics>

5. «I³C (Bus)», Wikipedia. [https://en.wikipedia.org/wiki/I3C_\(bus\)](https://en.wikipedia.org/wiki/I3C_(bus))

CN