ПОДПИСКА НА ЖУРНАЛ ОН-ЛАЙН ФОРУМ
  русская версия   english version home   |   mail   |   tree
Главная О журнале Архив Подписка Размещение рекламы Контакты
chip
 Рубрикатор

ТЕКУЩИЙ НОМЕР

#7 2018

#7 2018

КОНТАКТЫ

Тел./факс: (+38044) 490-74-99
Тел. (+38044) 490-74-30
E-mail: info@chipnews.com.ua





Рубрикатор


В. Соловьев, А. Климович
Синтез на ПЛИС многоуровневых комбинационных схем
Рассматривается метод М5 синтеза на ПЛИС многоуровневых комбинационных схем. Отмечаются положительные и отрицательные качества многоуровневых комбинационных схем, по сравнению с одноуровневыми. Метод М5 подробно описывается для универсальных PAL, а затем уточняется для “классических” PAL и CPLD. Проведенные экспериментальные исследования показали высокую эффективность метода М5, который, по сравнению с методами пакета MAX+PLUSII, позволяет для отдельных примеров снизить стоимость реализации почти в 21 раз и повысить быстродействие в 4,5 раза.
№9
2003
В. Соловьев, А. Климович
Синтез на ПЛИС двухуровневых комбинационных схем
В [1] были рассмотрены два метода синтеза М1 и М2 одноуровневых комбинационных схем на ПЛИС соответственно без использования и с использованием монтажного соединения выходов ПЛИС по ИЛИ. Эти методы позволяют строить достаточно экономичные и быстродействующие комбинационные схемы, однако их применение затруднено из-за целого ряда недостатков. Главным недостатком метода М1 является очень узкая область использования, близкая к тривиальной реализации [2], то есть с помощью данного метода синтезируются только достаточно простые комбинационные схемы. Основным недостатком метода М2 является необходимость монтажного объединения выходов ПЛИС по ИЛИ, что на практике часто бывает недопустимо.
В настоящей статье рассматриваются два метода синтеза на ПЛИС двухуровневых комбинационных схем: метод М3 и метод М4. В методе М3 второй уровень плис используется для реализации логических функций ИЛИ, которые в методе М2 реализуются с помощью монтажного соединения выходов ПЛИС. Метод М3 при незначительном увеличении стоимости устраняет основной недостаток метода М2 и обеспечивает ряд дополнительных положительных качеств. Однако при этом время формирования выходных сигналов на первом и втором уровнях ПЛИС различно. Метод М4 также за счёт увеличения стоимости обеспечивает построение двухуровневых комбинационных схем с одинаковым временем формирования выходных сигналов.
№8
2003
В. Соловьев, А. Климович
Синтез на ПЛИС одноуровневых комбинационных схем
Рассматриваются два метода синтеза одноуровневых комбинационных схем на ПЛИС: без использования монтажного соединения выходов (метод М1) и в случае использования монтажного соединения выходов для реализации функции “ИЛИ” (метод М2). Указываются отличия методов для трёх архитектурных моделей ПЛИС: “классических” PAL, универсальных PAL и CPLD. Проведённые экспериментальные исследования показали высокую эффективность метода М2, который, по сравнению с методами пакета MAX+PLUSII, позволяет для отдельных примеров снизить стоимость реализации более чем в 25 раз, а быстродействие повысить в 15 раз. Отмечаются положительные и отрицательные качества каждого из методов, а также области их наиболее эффективного использования.
№6
2003
М. Кузелин
ПЛИС фирмы Xilinx: семейство Spartan™-3
№5
2003
В. Соловьев, А. Климович
Введение в проектирование комбинационных схем на ПЛИС
Рассматриваются общие вопросы проектирования комбинационных схем на основе ПЛИС. Предлагается аналитический обзор наиболее известных методов синтеза комбинационных схем: традиционных и реализованных в широко используемых программных пакетах. Особое внимание при этом уделено работам зарубежных авторов, мало известным отечественным читателям. Описываются архитектурные возможности современных ПЛИС при реализации комбинационных схем. Для этого вводятся три архитектурные модели ПЛИС со структурой двух программируемых матриц: “классические” PAL, универсальные PAL и CPLD. Приводится также характеристика нового подхода к проектированию комбинационных схем на ПЛИС, который будет описан в следующих статьях данной серии.
№5
2003
В. Соловьев, А. Климович
Синтез на ПЛИС совмещенных моделей конечных автоматов
Рассматривается новый подход к проектированию конечных автоматов на ПЛИС, когда в рамках одной структурной модели, названной совмещенной, объединяется несколько различных моделей конечных автоматов. Это позволяет наиболее полно использовать архитектурные возможности ПЛИС и положительные качества каждой модели для реализации конечных автоматов. Экспериментальные исследования показали, что применение метода синтеза совмещённых моделей, по сравнению с методами пакетов MAX+PLUSII фирмы Altera и WebPack фирмы Xilinx, позволяет снизить стоимость реализации, в среднем, в 2–3,5 раза, а для отдельных примеров — в 9 раз, а также повысить быстродействие, в среднем, в 2 раза, а для отдельных примеров — в 6 раз.
№3
2003
В. Стешенко, Р. Загидуллин, С. Карутин
Анализ сигналов и систем.
Пакет SystemView компании Elanix.
Занятие 5. Моделирование фильтров.
Экспорт и импорт данных во внешние файлы

Как известно, задачей синтеза цепи является нахождение структуры цепи, реализующей заданные характеристики (частотный коэффициент передачи напряжения, входное и выходное сопротивления и так далее). Как правило, синтез цепи является неоднозначной процедурой. Поэтому обычно приходится выбирать среди нескольких структур с одинаковыми свойствами оптимальную по каким-то определённым параметрам (минимальное число элементов, малая чувствительность к выбору номиналов элементов и так далее).
№2
2003
В. Соловьев, А. Климович
Использование входных буферов ПЛИС в качестве элементов памяти конечных автоматов
Рассматривается новый подход к проектированию конечных автоматов на ПЛИС, когда входные буферы ПЛИС используются в качестве элементов памяти конечных автоматов. Конечные автоматы типа Мили, допускающие такую реализацию, получили название автоматов класса E, а конечные автоматы типа Мура — автоматов класса F. Описывается метод синтеза автоматов классов E и F. Результаты экспериментальных исследований предложенных методов в сравнении с традиционными подходами, реализованными в пакетах MAX+PLUSII и WebPack, показали высокую эффективность новых методов синтеза, которые позволяют уменьшить число используемых макроячеек ПЛИС, в среднем, в 3,5 раза, а для отдельных примеров — в 8–9 раз.
№2
2003
В. Соловьев
Использование выходных макроячеек ПЛИС в качестве элементов памяти конечных автоматов
В статье рассматривается новый подход к проектированию конечных автоматов на ПЛИС, когда выходные макроячейки ПЛИС используются одновременно для реализации выходных функций и функций переходов. Конечные автоматы типа Мура, допускающие такую реализацию, получили название автоматов класса С, а конечные автоматы типа Мили — автоматов класса D. Описываются формальные методы синтеза автоматов классов С и D. Результаты экспериментальных исследований предложенных методов в сравнении с традиционным подходом, реализованном в пакете MAX+PLUSII, показали высокую эффективность новых методов синтеза, которые позволяют уменьшить число используемых макроячеек ПЛИС, в среднем, в 2–3 раза, а для отдельных примеров — в 10–20 раз.
№1
2003
В. Соловьев
Структурные модели конечных автоматов при их реализации на ПЛИС
Конечный автомат представляет собой наиболее общую математическую модель цифрового устройства или цифровой системы. Поэтому очень важно при разработке различных цифровых устройств и систем применять эффективные методы синтеза конечных автоматов. В то же время, реализованные в известных пакетах автоматизированного проектирования (фирм Altera, Xilinx и других) методы синтеза основаны на традиционных подходах, которые не позволяют эффективно использовать архитектурные возможности новой элементной базы.Данная статья является первой из серии статей, посвящённых новому подходу к синтезу конечных автоматов на ПЛИС. В рамках данной серии предполагается опубликовать следующие статьи:· “Проектирование конечных автоматов на ПЛИС со структурой двух программируемых матриц“;· “Использование выходных макроячеек ПЛИС в качестве элементов памяти конечных автоматов”;· “Использование входных буферов ПЛИС в качестве элементов памяти конечных автоматов”;· “Синтез на ПЛИС совмещённых моделей конечных автоматов”;· “Верификация результатов синтеза конечных автоматов на ПЛИС”;· “Пакет ZUBR автоматизированного проектирования конечных автоматов на ПЛИС”.В статьях данной серии будут рассмотрены формальные методы синтеза конечных автоматов на ПЛИС, которые позволяют наиболее полно и эффективно использовать архитектурные возможности ПЛИС. Отличительной чертой всех методов синтеза является простота, что делает возможным их применение даже при ручном проектировании.Экспериментальные исследования показали, что предлагаемый подход позволяет сократить стоимость реализации и повысить быстродействие конечных автоматов, в среднем, в 2–3 раза, по сравнению с известными пакетами.
№9
2002
М. Кузелин
ПЛИС фирмы Xilinx с архитектурой FPGA: семейство Spartan-IIE
№1
2002
И. Босый
Altera выигрывает судебный процесс у Clear Logic

Предпосылки судебного процесса.

16 ноября 1999 г., Altera подала иск против Clear Logic, Inc. в Федеральный Окружной Суд в городе Сан-Хосе. Фирма Altera утверждала, что Clear Logic незаконно присвоила официальную секретную производственную технологию Altera и нарушила федеральный устав и что Clear Logic незаконно вмешалась в отношения c клиентами фирмы Altera. Иск требовал компенсировать убытки, применить штрафные санкции, и выпустить судебную директиву: прекратить незаконное использование технологий Altera фирмой Clear Logic.

№10
2001
С. Хуторной
Система Excalibur — средство разработки SoC-решений фирмы ALTERA. Часть 3. САПР Quartus
При реализации любых SoPC-решений в пакете Excalibur все необходимые настройки системы, конфигурация процессора Nios, разработка, функциональное и временное моделирование дополнительной логики, программирование кристалла ПЛИС и отладка всей системы проводятся в САПР Quartus. Компоненты будущей SoPC разрабатываются отдельно и хранятся в виде файлов проектных модулей. Затем они объединяются в единый проект. Каждый модуль может быть использован повторно в виде пользовательского библиотечного элемента. Ряд библиотечных функциональных модулей образуют класс мегафункций. Процессор Nios также является одной из библиотечных настраиваемых мегафункций проекта. Процесс настройки мегафункции (или подсистемы) Nios был рассмотрен в предыдущей части цикла. В данной части цикла Вашему вниманию предлагается знакомство с САПР Quartus.
№9
2001
С. Хуторной
Система Excalibur — средство разработки SoC-решений фирмы ALTERA. Часть 2. Процессор Nios
Мы продолжаем цикл статей посвященных пакету Excalibur фирмы Altera. В статье рассмотренны характеристики встраиваемого конфигурируемого процессора Nios.В следующих нормерах будут рассмотрены средства разработки аппаратного и программного обеспечения на базе системы Quartus и копмилятора Gnupro.
№8
2001
П. Вовк
Масочные аналоги популярных ПЛМ или “...зачем платить больше?”
Микросхемы программируемых логических матриц производства фирм Altera и Xilinx стали за годы своего присутствия на рынке Украины настоящей “рабочей лошадкой” для реализации практически любых узлов электронной аппаратуры. Разработано огромное количество типовых схемных решений и наработано столько приемов и методик проектирования, что по сегодняшний день в большинстве приложений ПЛМ успешно конкурируют с микроконтроллерами, а для некоторых применений разумной альтернативы им нет до сих пор.
№8
2001
В. Рустинов, А. Городецкий
«Разделяй и властвуй» — принцип граничного сканирования
Cо времени опубликования в 1990 году стандарта IEEE 1149.1/JTAG, технология граничного сканирования (Boundary Scan - BS) утвердила себя как незаменимый инструмент при тестировании устройств c ограниченным доступом к выводам ИС. Широкое применение многослойных печатных плат с ИС в корпусах, изготовленных по технологиям BGA, COB и QFP, дало новый мощный импульс развитию и повсеместному применению этой технологии. Граничное сканирование используется также как средство доступа к внутренним регистрам микросхем для наблюдения за их состоянием в процессе отладки.
№6
2001
С. Хуторной
Система Excalibur — средство разработки SoC-решений фирмы ALTERA. Часть 1. Общее описание системы
Пакет Excalibur, предлагаемый фирмой Altera, позволяет создавать программное и аппаратное обеспечение для SoC (system-on-chip) решений. SoC, построенная при помощи Excalibur, объединяет в одном кристалле процессор и периферию, необходимую для обработки различного рода информации (память, устройства ввода/вывода, различного рода интерфейсы и т.п.). В отличие от серийно выпускаемых микроконтроллеров, устройства на базе SoC Excalibur могут перестраиваться как аппаратно, так и программно при помощи стандартных средств пакета. В цикле будут представлены характеристики встраиваемого конфигурируемого процессора Nios, средств разработки аппаратного и программного обеспечения на базе системы Quartus и компилятора GNUPro. В первой части цикла будет рассмотрена структура ПЛИС APEX20K как платформы для создания SoC и краткое описание характеристик встраиваемого процессора Nios и САПР Quartus.
№6
2001
Н. Королёв
ATMEL FPSLIC: элементная база 21 века
Вся история развития микроэлектроники — это стремление к миниатюризации и повышению функциональности электронных компонентов. С момента изобретения интегральной микросхемы этот процесс идёт с возрастающей скоростью. B мы уже спокойно воспринимаем информацию о выпуске очередного электронного “чуда”, содержащего на кристалле десятки, а то и сотни миллионов транзисторов. Однако, успехи современной технологии позволяют не только наращивать количество транзисторов на кристалле, но также создавать принципиально новые электронные компоненты. О таких микросхемах и пойдёт речь в данной статье.
№1
2001
К. Петросянц, А. Суворов, И. Харитонов
Программируемые аналоговые матрицы фирмы Lattice Semiconductor

С 2000 года фирмой Lattice Semiconductor начат выпуск нового семейства программируемых аналоговых матриц (ПЛМ) (схем) ispPAC.

С их появлением разработчики аналоговых схем получили преимущества при разработке схем, доступных ранее только разработчикам цифровых схем на базе ПЛМ. Преимущества эти хорошо известны, это существенно меньшее время разработки при использовании программируемых матриц (по сравнению с заказными схемами или базовыми матричными кристаллами (БМК)); более простые методы разработки и гибкость при разработке.

Матрицы семейства ispPAC фирмы Lattice Semiconductor изготовлены по 1-мкм КМОП-технологии, что позволяет интегрировать на одном кристалле как логические, так и прецизионные аналоговые схемы. Миллионы ПЛМ уже были выпущены по данной технологии, что обеспечивает им необходимую стабильность.

К середине 2000 года имелось три представителя семейства ispPAC: ispPAC-10, ispPAC-20 и ispPAC-80. Они интегрируют до 60 активных и пассивных элементов, которые конфигурируются, моделируются и программируются с использованием пакета PAC-Designer.

№1
2001
В. Лобанов
Технический минимум пользователя САПР MAX+PLUS II
Широкое внедрение ПЛИС фирмы Altera в практику цифровых разработок связано не только с достоинствами этих микросхем, но и с появлением отечественной литературы по данному вопросу [1,2]. 10 лет тому назад появление САПР ПЛИС Xilinx сопровождалось такими сложностями, что применять эту систему в практических разработках не было ни малейшего желания. В прекрасном практическом курсе [2] не только разобран весь процесс проектирования, но и приложен компакт-диск с самой САПР. Это уже выше всех ожиданий, поскольку покупка MAX+PLUS II обошлась бы разработчику в 00.е время правильное понимание инженерами происходящих в системе тепловых процессов так же важно, как и разработка схемотехнического и конструктивного решения.
№1
2001


АНОНС СОБЫТИЙ

Технический семинар для разработчиков электроники
Компании Wurth Elektronik, Rohde&Schwarz и «Симметрон-Украина» приглашают Вас посетить технический семинар: подробнее





Все права защищены CHIP NEWS Ukraine 2006 статистика посещений Работа Создание сайта Создание сайта Media5