ПОДПИСКА НА ЖУРНАЛ ОН-ЛАЙН ФОРУМ
  русская версия   english version home   |   mail   |   tree
Главная О журнале Архив Подписка Размещение рекламы Контакты
chip
 Рубрикатор

ТЕКУЩИЙ НОМЕР

#9 2017

#9 2017

КОНТАКТЫ

Тел./факс: (+38044) 490-74-99
Тел. (+38044) 490-74-30
E-mail: info@chipnews.com.ua





Рубрикатор


Анатолий Шепетько, Игорь Коврига
Применение ПЛИС ALtera в проектах видеообработки и сетевых приложениях
После обзорного ознакомления в предыдущих статьях цикла с подпрограммой для создания системы на кристалле Qsys (см. «СHIP NEWS Украина», № 6, 7, 8), теперь можно поговорить о ее практическом применении. Для того, чтобы лучше понять, какие же преимущества дают решения, осуществленные на ПЛИС, по сравнению с альтернативными решениями на микропроцессорах или специализированных ASIC, рассмотрим две распространенные отрасли их применения: видеообработку и сетевые приложения.
№9
2012
Игорь Коврига, Анатолий Шепетько
Системное проектирование в оболочке Qsys. Заметки практика
Третью статью цикла (cм. №№ 6, 7 «CHIP NEWS Украина») об особенностях проектирования на ПЛИС Altera мы решили посвятить выявленным нами неточностям, «багам» в работе с оболочкой. Такого рода «баги» есть в любых сложных системах и, как правило, в официальной литературе об этом не сказано ничего или сказано вскользь. Поэтому разработчику приходится обращаться в службу сервиса производителя, которая часто реагирует достаточно вяло, или же самостоятельно искать варианты решения проблемы на соответствующих форумах. Мы же хотим избавить пользователя системы Qsys от этих мытарств хотя бы в тех случаях, когда неточность была выявлена нашими практикующими инженерами.
№7
2012
Игорь Коврига
Преимущества системного проектирования на ПЛИС Altera. Оболочка Qsys
Вторая статья цикла (cм. «CHIP NEWS Украина, № 6, 2012 г.) об особенностях проектирования на ПЛИС посвящена преимуществам системного проектирования с использованием оболочки Qsys в сравнении с традиционным построением системы благодаря гибкости такой системы и легкости в отладке.
№6
2012
Игорь Коврига
Особенности работы в среде проектирования ПЛИС Altera Quartus II. Первый проект
Имея опыт проведения семинаров по продукции и САПР Altera, получая многочисленные вопросы от их участников, я пришел к выводу, что для того, чтобы писать углубленные в определенную тематику статьи, необходимо начать цикл статей с основ по двум причинам. Первая — это помощь разработчикам, только присматривающимся к ПЛИС и осваивающим азы проектирования по многочисленной информации, размещенной на сайте производителя, из которой часто трудно собрать полную картину. Вторая — это помощь опытным в проектировании ПЛИС разработчикам, которым зачастую сложно разобраться с англоязычной документацией или попросту не хватает на это времени. Первая статья этого цикла посвещена САПРу Quartus II.
№5
2012
Сергей Карпов
Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE
В этой части статьи рассказано о процессе создания симуляции RTL-модели. К сожалению, многие уделяют ему недостаточно внимания, считая, что могут быстрее отладить проект непосредственно на плате, а симуляцию считают пустой тратой времени.
№10
2009
Сергей Карпов
Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE
С появлением новых семейств многократно программируемых ПЛИС Аctel ProASIC3/E/L, IGLOO/E/Plus и Fusion, изготовленных по технологии FLASH, значительно возрос интерес к продукции компании и, соответственно, к средствам разработки — пакету Actel Libero IDE. Данная статья открывает цикл публикаций, в которых будут рассмотрены основные принципы и этапы процесса разработки и верификации проекта в интегрированной среде Libero. А также мы более подробно остановимся на тех нововведениях, которые появились в последней версии Actel Libero IDE v8.4.
№9
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 25
В двадцать пятой части курса рассматриваются способы программирования микросхем флэш­памяти с параллельным и последовательным интерфейсом, выпускаемых различными производителями и поддерживаемых модулем iMPACT САПР серии Xilinx ISE. Описан процесс непосредственной загрузки конфигурационных данных в последовательные ППЗУ и обратного считывания информации через интерфейс SPI, а также программирования, осуществляемого через порт JTAG-интерфейса ПЛИС FPGA. Приводятся необходимые сведения о выполнении операций программирования конфигурационной флэш­памяти с параллельным интерфейсом BPI.
№7
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 24
Двадцать четвертая часть курса посвящена вопросам подготовки файлов программирования микросхем флэш­памяти, выпускаемых различными производителями и предназначенных для организации мультизагрузочного варианта конфигурирования ПЛИС семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 FXT и Virtex-5 TXT.
№6
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 23
В этой части курса рассматриваются вопросы подготовки файлов программирования микросхем Flash-памяти с параллельным и последовательным интерфейсом, предназначенных для реализации мультизагрузочного варианта конфигурирования ПЛИС семейств Spartan-3E, Spartan-3A, Spartan-3A DSP и Spartan-3AN.
№5
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 22
Двадцать вторая часть курса знакомит с процедурой формирования файлов программирования для микросхем конфигурационной флэш­памяти с параллельным интерфейсом, которые выпускаются различными производителями. В этой же части рассмотрен процесс подготовки файлов «прошивки» для конфигурационных ППЗУ с последовательным интерфейсом SPI.
№4
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 21
В двадцать первой части курса представлена подробная информация о процедуре генерации файлов программирования для конфигурационных ПЗУ и ППЗУ, выпускаемых фирмой Xilinx. Приводятся необходимые сведения о выполнении операций программирования конфигурационной памяти и обратного чтения информации из ПЗУ и ППЗУ.
№3
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 20
В двадцатой части курса завершается описание параметров процесса формирования конфигурационной последовательности для проектов, разрабатываемых на базе ПЛИС с архитектурой FPGA. Рассматривается выполнение процессов генерации конфигурационного битового потока для проектируемого устройства и его последующей загрузки в кристалл. Представлена подробная информация о процедуре генерации файлов программирования для конфигурационных ПЗУ и ППЗУ, выпускаемых фирмой Xilinx. Приводятся необходимые сведения о выполнении операций программирования конфигурационной памяти и обратного чтения информации из ПЗУ и ППЗУ.
№2
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 19
В девятнадцатой части курса приводится описание параметров процесса формирования конфигурационной последовательности для проектов цифровых устройств, разрабатываемых на базе ПЛИС с архитектурой FPGA.
№1
2009
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 18
Восемнадцатая часть курса продолжает знакомить с параметрами отчетов о выполнении процедуры анализа временных характеристик, который проводится после отображения логического описания проекта на физические ресурсы ПЛИС и после размещения и трассировки проектируемого устройства в кристалле, и параметрами полной временной модели разрабатываемого устройства. Рассматривается выполнение процесса реализации разрабатываемого устройства в ПЛИС с архитектурой FPGA. Приводятся необходимые сведения о структуре и содержании отчетов, формируемых на этом этапе.
№10
2008
Сергей Заводсков, Александр Руткевич, Мария Синельникова, Владимир Стешенко
ПЛИС и СБИС в системах ЦОС: интеграция функций, аппаратные платформы и сопряженное проектирование
Десять лет назад были опубликованы работы [1, 2], в которых рассматривались тенденции в реализации различных классов алгоритмов цифровой фильтрации на существующей элементной базе. В этих работах показано, что, учитывая специфику производства и применения, в значительном большинстве случаев оптимальной является реализация вычислителя в виде связки «процессор — ПЛИС». Такой подход позволяет существенно повысить гибкость аппаратных средств за счет возможности модернизации ПО процессора и ПЛИС и оперативного перераспределения ресурсов между ними. Следует отметить, что направление, заложенное в этих работах, оказалось востребованным, но в то же время разработчики аппаратуры нуждаются в ответе на крайне важные вопросы: как распределить ресурсы между ПЛИС и процессором, какие архитектуры использовать и, самое важное, как организовать сам процесс сопряженного проектирования программного и аппаратного обеспечения?
№10
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 17
Семнадцатая часть курса знакомит с параметрами отчетов о выполнении процедуры анализа временных характеристик, который проводится после отображения логического описания проекта на физические ресурсы ПЛИС и после размещения и трассировки проектируемого устройства в кристалле, и параметрами полной временной модели разрабатываемого устройства. Рассматривается выполнение процесса реализации разрабатываемого устройства в ПЛИС с архитектурой FPGA. Приводятся необходимые сведения о структуре и содержании отчетов, формируемых на этом этапе.
№9
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 16
В шестнадцатой части курса раскрывается содержание этапа реализации проектируемого устройства на базе ПЛИС с архитектурой FPGA. Приводится краткое описание основных параметров, предназначенных для управления процессами трансляции, отображения логического описания проекта на физические ресурсы ПЛИС, размещения и трассировки разрабатываемого устройства в кристалле.
№8
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 15
В очередной части курса описан процесс выполнения этапа реализации (implementation) разрабатываемого устройства на базе кристаллов с архитектурой CPLD. Приводится краткое описание структуры отчетов о выполнении этапа размещения и трассировки, а также результатов статического временного анализа. Рассматриваются параметры и выполнение этапа полного (временного) моделирования проектируемого устройства. Приводятся необходимые сведения о создании конфигурационной последовательности для разрабатываемого проекта и программировании ПЛИС семейств CPLD с помощью модуля iMPACT пакета САПР серии Xilinx ISE.
№7
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 14
Четырнадцатая часть курса знакомит с содержанием этапа реализации (implementation) проектируемых устройств в кристаллах ПЛИС семейств CPLD. Рассмотрен этап реализации разрабатываемого устройства в кристаллах с архитектурой CPLD.
Приводится краткое описание структуры отчетов о выполнении этапа размещения и трассировки и результатов статического временного анализа.
№6
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 13
Тринадцатая часть курса знакомит с содержанием этапа реализации (implementation) проектируемых устройств в кристаллах ПЛИС семейств CPLD. Приводятся необходимые сведения о назначении и возможных значениях параметров процесса размещения и трассировки, выполняемого с помощью средств САПР серии Xilinx ISE. Рассмотрен этап реализации разрабатываемого устройства в кристаллах с архитектурой CPLD. Приводится краткое описание структуры отчетов о выполнении этапа размещения и трассировки и результатов статического временного анализа.
№5
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 12
В двенадцатой части курса приведена информация о назначении и возможных значениях параметров процесса синтеза, выполняемого с помощью средств XST САПР серии Xilinx ISE, с целью последующей реализации проектируемого устройства на базе ПЛИС с архитектурой FPGA. Рассмотрены отличия в структуре и содержании отчета о ходе выполнения и результатах этапа синтеза при использовании кристаллов с различной архитектурой.
№4
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 11
В одиннадцатой части курса рассмотрен процесс выполнения этапа синтеза разрабатываемого устройства. Приводится описание структуры отчета о выполнении этапа синтеза.
№3
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 10
В десятой части курса основное внимание уделено изучению содержания и выполнения этапа синтеза разрабатываемого устройства. Представлена информация о назначении и возможных значениях параметров процесса синтеза, выполняемого с помощью средств XST САПР серии Xilinx ISE, для последующей реализации проектируемого устройства на базе ПЛИС с архитектурой CPLD. Рассмотрен процесс выполнения этапа синтеза разрабатываемого устройства. Приводится описание структуры отчета о выполнении этапа синтеза.
№2
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 9
В девятой части курса дается краткая характеристика этапов моделирования цифровых устройств, разрабатываемых на основе ПЛИС фирмы Xilinx. Приводится информация о функциональных возможностях системы ModelSim и встроенных средств моделирования Xilinx ISE Simulator. Рассматриваются процедуры установки параметров используемых средств моделирования и функциональной модели.  Представлены основные элементы пользовательского интерфейса системы ModelSim и интегрированных средств моделирования Xilinx ISE Simulator. Рассмотрен процесс выполнения этапа функциональной верификации разрабатываемого устройства при использовании указанных инструментов моделирования.
№1
2008
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx Часть 8
В восьмой части курса основное внимание уделяется применению временных и топологических ограничений в проектах, реализуемых на базе ПЛИС фирмы Xilinx с архитектурой CPLD и FPGA. Представлен формат выражений типичных временных и топологических ограничений. Кратко рассмотрены методы формирования файлов временных и топологических ограничений в САПР серии Xilinx ISE.
№10
2007
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 7
Седьмая часть курса знакомит с различными способами подготовки модуля описания тестовых воздействий, необходимого для функционального и временного моделирования разрабатываемого устройства. Рассматривается механизм использования временных и топологических ограничений в проектах, реализуемых на базе ПЛИС фирмы Xilinx с архитектурой CPLD и FPGA. Приведен синтаксис выражений типичных временных и топологических ограничений. Описаны различные способы подготовки модуля временных и топологических ограничений в САПР серии Xilinx ISE.
№9
2007
Валерий Зотов
Практический курс сквозного проектирования цифровых устройствна основе ПЛИС фирмы Xilinx. Часть 6.
В шестой части курса приводится информация о различных стилях описания проектируемых устройств на языке VHDL. Подробно рассмотрен процесс создания исходных VHDL-описаний разрабатываемого устройства с помощью инструментов САПР серии Xilinx ISE. Приводится краткое описание шаблонов HDL-редактора, входящего в состав данных средств проектирования.
№8
2007
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 5

Пятая часть курса знакомит с основами языка описания аппаратуры VHDL, необходимыми для подготовки описания разрабатываемого устройства. Рассмотрен синтаксис основных операторов, используемых в составе описаний проектируемых устройств и поддерживаемых средствами синтеза САПР серии Xilinx ISE.

№7
2007
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 4
В четвертой части курса описаны процессы установки маркеров интерфейсных цепей, включения в состав формируемой схемы дополнительной текстовой и графической информации, сохранения и редактирования сформированной схемы, а также создания условного графического образа для сформированной принципиальной схемы.
№6
2007
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 3
В третьей части курса описан процесс подготовки исходных описаний разрабатываемого устройства в форме принципиальных схем в САПР серии Xilinx ISE. Приводится последовательность операций, выполняемых в интегрированном схемотехническом редакторе в ходе создания новой принципиальной схемы и ее последующего редактирования. Рассмотрен процесс автоматической генерации условных графических образов (УГО) для сформированных схем.
№5
2007
Валерий Зотов
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Часть 2
Вторая часть курса знакомит с последовательностью этапов проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Приводятся краткие рекомендации по выбору кристаллов для реализации разрабатываемого устройства. Подробно рассматривается процесс создания нового проекта в САПР серии Xilinx ISE.
№4
2007
Валерий Зотов
Практический курс сквозного проектирования цифрових устройств на основе ПЛИС фирмы Xilinx. Часть 1
Статья открывает цикл публикаций, которые знакомят с процессом сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx, выполняемого с применением последней версии системы проектирования серии Xilinx® ISE. В первой части цикла рассматриваются процедуры установки необходимого программного обеспечения, а также приводятся варианты принципиальной схемы загрузочного кабеля, рекомендуемые для самостоятельного изготовления.
№3
2007
В. Вычужанин
Состояние рынка и динамика применений ПЛИС фирмы Altera
В статье рассматриваются программируемые логические интегральные схемы (ПЛИС) фирмы Altera. Проводится сравнительный анализ ресурсов ПЛИС с ближайшими аналогами других фирм. Приводятся технические характеристики микросхем и области их применения.
№4
2005
Н. Ахолин
Преимущества перехода на Atmel ULC
Одним из важнейших условий сохранения конкурентоспособности на рынке высоких технологий является сокращение времени проектирования нового изделия. Использование реконфигурируемых логических схем FPGA и CPLD позволяет ускорить цикл разработки и отладки за счет возможности быстрого внесения необходимого изменения в проект. Но с того момента как изделие переходит на этап серийного производства, возникает проблема снижения стоимости. Известно, что в большинстве проектов ресурсы FPGA используются не полностью. В этом случае производитель оборудования может сэкономить за счет перехода с компонента FPGA (Altera, Xilinx) на Atmel ULC, а также снизить стоимость комплектующих в разы.
№3
2005
Э. Комухаев
Расширение приложений ПЛИС
2004 год ознаменовался значительным ростом возможностей ПЛИС, расширением их внедрений. В статье выделены применения ПЛИС для обоих марсоходов, для инфраструктур мобильной связи и др. Cопоставлены особенности ПЛИС первых поколений и современных семейств, рассмотрены тенденции наращивания встроенных функциональных узлов в составе высокоинтегрированных ПЛИС, актуальность маркетинговых исследований ПЛИС.
№1
2005
А. Бухтеев, С. Морозов, С. Соколов
Структурные ASIC — виток эволюции БМК или готовая платформа для создания систем на кристалле
Быстрый прогресс в полупроводниковых технологиях позволяет изготавливать полностью на одном кристалле все более сложные и функционально насыщенные системы. С другой стороны, такие системы становятся все более и более специализированными, стоимость производства с переходом на каждую новую технологию растет экспоненциально, а время проектирования и производства увеличивается. Если учесть, что сокращается и жизненный цикл таких систем на кристалле, то задачи сокращения сроков проектирования и удешевление производства приобретают глобальное значение, оказывающее решающее влияние на всю полупроводниковую промышленность.
№10
2004
В. Соловьев, А. Климович,
Верификация результатов синтеза конечных автоматов на ПЛИС
Рассматривается метод верификации результатов синтеза конечных автоматов на примере синтеза совмещенной модели ADE. Предлагаемый метод включает два этапа: построение эталонной последовательности тестовых векторов и проверку функционирования синтезированного конечного автомата. Результаты экспериментальных исследований данного метода верификации показали, что метод символьной минимизации конечных автоматов, реализованный в программе ESPRESSO, в 31% случаев приводит к некорректным результатам. Представленный метод верификации является универсальным и может быть использован для проверки произвольных моделей конечных автоматов, реализованных на любой элементной базе.
№10
2004
Э. Комухаев
Развитие высокоинтегрированных ПЛИС
В статье рассмотрены элементы маркетинговых исследований, связанных с передовыми разработками в области телекоммуникаций, где уже используются или намечаются перспективы использования ПЛИС. Затронуты технологии конвергенции телекоммуникаций и вычислений, перспективнейшей спецификации Advanced Telecom Computing Architecture и др.
№9
2004
А. Бритов, А. Макеенок, А. Макеенок, С. Хлебников
Опыт применения современных ЦПОС и ПЛИС для построения радиолокационных систем
Описывается модуль цифровой обработки радиолокационных сигналов, построенный на основе ЦПОС TMS320VC5410A и ПЛИС Altera Cyclone EP1C6T144, обеспечивающий дистанционную замену прошивок ЦПОС и ПЛИС и работу в составе локальных сетей с интерфейсами RS232 и 100 Мбит/с Ethernet.
№8
2004
Э. Комухаев
Развитие высокоинтегрированных ПЛИС
В развитии ПЛИС высокой интеграции реально участвуют два основных производителя, фирмы Xilinx и Altera, обеспечивающие примерно 80% мирового объема продаж ПЛИС. Эти фирмы успешно дебютировали в сфере внедрения “революционных” технологий высокой интеграции с нормами 90 нм. В статье приведены параметры новейших семейств 90 нм чипов: Virtex-4 фирмы Xilinx, Stratix II. Сопоставлены возможности указанных семейств и некоторых семейств с нормами 130 нм.
№8
2004
Э. Комухаев
Быстрорастущий рынок ПЛИС
Рынок ПЛИС стал одним из наиболее быстрорастущих в составе общего рынка микросхем.
В статье приведены top-рейтинги производителей ПЛИС и производителей всех микросхем в 2003 г., данные о внедрении ПЛИС, распределении продаж по нескольким категориям, а также прогнозы развития рынка ПЛИС.
№7
2004
Э. Комухаев
Новые микросхемы семейств FPGA, ASIC, ASSP
В статье приведены параметры микросхем новых семейств FPGA, ASIC, ASSP фирм Xilinx, Altera, включая семейства Сyclone, Spartan-3, Virtex-II Pro X, Hard Copy Stratix и др. Приведены примеры их внедрений.
№5
2004
Э. Комухаев
Развитие рынка ПЛИС
Новые применения, технологии, перспективы ПЛИС (Программируемых Логических Интегральных Схем) становятся одной из самых актуальных тем докладов на симпозиумах, семинарах, публикаций ведущих научно-технических журналов Computer, EETimes, Linux Computer, Electronic Design и др. Соответствующие рыночные аспекты производства, внедрений ПЛИС все чаще анализируют журналы Forbes, Financial Times, EBN, Fortune, Business Electronic, Computer Business Review и др. Указанные источники, а также данные концерна Gartner Dataquest, данные ведущих производителей ПЛИС использованы ниже при рассмотрении  рынка ПЛИС и их применений. Среди новых применений ПЛИС - системы управления роботами обоих деиствующих марсоходов.
№4
2004
И. Суэтинов
Аппаратная реализация на ПЛИС универсальной архитектуры коротких линейных блочных кодов
Разработана методика синтеза декодеров, которая позволяет разработчику легко сконфигурировать архитектуру для аппаратной реализации мягкого декодера произвольного короткого блочного кода. различные варианты предложенных архитектур обеспечивают дополнительную гибкость при оптимизации структуры декодеров в зависимости от того, что является приоритетным: быстродействие декодера или уменьшение его аппаратных затрат. построенный таким образом декодер может использоваться как самостоятельно, так и в качестве одной из ступеней при каскадировании кодов, в частности, при разработке турбо-кодеков на основе блочных кодов.
№3
2004


АНОНС СОБЫТИЙ





Все права защищены CHIP NEWS Ukraine 2006 статистика посещений Работа Создание сайта Создание сайта Media5